长江存储3D NAND架构Xtacking揭秘:I/O速度看齐DDR4
谈到NAND闪存,或者说以它为代表的SSD产品,多数人对速度的理解集中在像是SATA 3/PCIe 3.0等外部接口上,但其实闪存芯片也有内部接口,LGA/BGA都有引脚,所以就有引脚带宽,即I/O接口速度的概念,一定程度上可理解为内频。
今晨结束的Flash Memory Summit(闪存技术峰会)的首日Keynote上,长江存储(Yangtze Memory Technology,YMTC)压轴出场,介绍了新的3D NAND架构Xtacking。
长江存储称,数据产生的能力和贮存能力的增长是严重不对等的,2020年左右将产生47ZB(泽字节,470万亿亿比特),2025会是162ZB。虽然多数数据可能是垃圾,但存储公司没有选择性,其唯一目标就是尽可能多地保存下来。
长江存储将NAND闪存的三大挑战划归为I/O接口速度、容量密度和上市时机,此次的Xtacking首要是提高I/O接口速度,且顺带保证了3D NAND多层堆叠可达到更高容量以及减少上市周期。
当前,NAND闪存主要沿用两种I/O接口标准,分别是Intel/索尼/SK海力士/群联/西数/美光主推的ONFi,去年12月发布的最新ONFi 4.1规范中,I/O接口速度最大1200MT/s(1.2Gbps)。
第二种标准是三星/东芝主推的Toggle?DDR,I/O速度最高1.4Gbps。不过,大多数NAND供应商仅能供应1.0 Gbps或更低的I/O速度。
此次,Xtacking将I/O接口的速度提升到了3Gbps,实现与DRAM DDR4的I/O速度相当。
那么长江存储是如何实现的呢?
据长江存储CEO杨士宁博士介绍,Xtacking,可在一片晶圆上独立加工负责数据I/O及记忆单元操作的外围电路。存储单元同样也将在另一片晶圆上被独立加工。当两片晶圆各自完工后,Xtacking技术只需一个处理步骤就可通过数百万根金属VIA(Vertical Interconnect Accesses,垂直互联通道)将二者键合接通电路,而且只增加了有限的成本。
官方称,传统3D NAND架构中,外围电路约占芯片面积的20~30%,降低了芯片的存储密度。随着3D NAND技术堆叠到128层甚至更高,外围电路可能会占到芯片整体面积的50%以上。Xtacking技术将外围电路置于存储单元之上,从而实现比传统3D NAND更高的存储密度(长江的64层密度仅比竞品96层低10~20%)。
在NAND获取到更高的I/O接口速度及更多的操作功能的同时,产品开发时间可缩短三个月,生产周期可缩短20%,从而大幅缩短3D NAND产品的上市时间。
应用
长江存储称,已成功将Xtacking技术应用于其第二代3D NAND产品的开发。该产品预计于2019年进入量产,现场给出的最高工艺节点是14nm。

最新活动更多
-
精彩回顾立即查看>> 慕尼黑华南电子展
-
精彩回顾立即查看>> OFweek2020物联网与人工智能大会暨展览会
-
精彩回顾立即查看>> 【直播】“科技成就至美生活”CIOE ams展台及传感器应用现场秀
-
精彩回顾立即查看>> OFweek 2020消费电子在线大会
-
精彩回顾立即查看>> 【在线研讨会】博乐光学模组的钢选型及分析
-
精彩回顾立即查看>> 【季度甄选】第二季度半导体行业资讯
推荐专题
- 可穿戴传感器设计工程师 武汉久乐科技有限公司
- 智能可穿戴嵌入式高级开发工程师 深圳市微队信息技术有限公司
- 产品结构设计 MD设计师 蓝牙 可穿戴产品 深圳市路路哒科技有限公司
- 智能手表/手环可穿戴平台软件研发工程师 广州软拓信息科技有限公司
- 智能可穿戴设备人员 济南汇通远德科技有限公司
- 可穿戴项目开发经理 广芯微电子(广州)股份有限公司
- 高级通信标准工程师(物联网与可穿戴设备) OPPO
- 可穿戴设备嵌入式开发 北京商高科技有限公司
- 可穿戴医疗营销副总 达铭实业(宿州)股份有限公司
- 芯片销售可穿戴市场经理 深圳卓斌电子有限公司
- 华东销售经理 江苏省/苏州市
- 高级采购 北京市/海淀区
- 海外销售工程师 北京市/海淀区
- 海外销售经理 北京市/海淀区
- 销售工程师 北京市/海淀区
- SEO搜索引擎优化专员 北京市/海淀区
- 嵌入式软件工程师(ARM) 山东省/潍坊市
- 光学工程师 山东省/潍坊市
- DQE经理 广东省/深圳市
- 业务员 广东省/深圳市
发表评论
请输入评论内容...
请输入评论/评论长度6~500个字
暂无评论
暂无评论