长江存储3D NAND架构Xtacking揭秘：I/O速度看齐DDR4

谈到NAND闪存，或者说以它为代表的SSD产品，多数人对速度的理解集中在像是SATA 3／PCIe 3．0等外部接口上，但其实闪存芯片也有内部接口，LGA／BGA都有引脚，所以就有引脚带宽，即I／O接口速度的概念，一定程度上可理解为内频。

今晨结束的Flash Memory Summit（闪存技术峰会）的首日Keynote上，长江存储（Yangtze Memory Technology，YMTC）压轴出场，介绍了新的3D NAND架构Xtacking。

长江存储称，数据产生的能力和贮存能力的增长是严重不对等的，2020年左右将产生47ZB（泽字节，470万亿亿比特），2025会是162ZB。虽然多数数据可能是垃圾，但存储公司没有选择性，其唯一目标就是尽可能多地保存下来。

长江存储将NAND闪存的三大挑战划归为I／O接口速度、容量密度和上市时机，此次的Xtacking首要是提高I／O接口速度，且顺带保证了3D NAND多层堆叠可达到更高容量以及减少上市周期。

当前，NAND闪存主要沿用两种I／O接口标准，分别是Intel／索尼／SK海力士／群联／西数／美光主推的ONFi，去年12月发布的最新ONFi 4．1规范中，I／O接口速度最大1200MT／s（1．2Gbps）。

第二种标准是三星／东芝主推的Toggle?DDR，I／O速度最高1．4Gbps。不过，大多数NAND供应商仅能供应1．0 Gbps或更低的I／O速度。

此次，Xtacking将I／O接口的速度提升到了3Gbps，实现与DRAM DDR4的I／O速度相当。

那么长江存储是如何实现的呢？

据长江存储CEO杨士宁博士介绍，Xtacking，可在一片晶圆上独立加工负责数据I／O及记忆单元操作的外围电路。存储单元同样也将在另一片晶圆上被独立加工。当两片晶圆各自完工后，Xtacking技术只需一个处理步骤就可通过数百万根金属VIA（Vertical Interconnect Accesses，垂直互联通道）将二者键合接通电路，而且只增加了有限的成本。

官方称，传统3D NAND架构中，外围电路约占芯片面积的20～30％，降低了芯片的存储密度。随着3D NAND技术堆叠到128层甚至更高，外围电路可能会占到芯片整体面积的50％以上。Xtacking技术将外围电路置于存储单元之上，从而实现比传统3D NAND更高的存储密度（长江的64层密度仅比竞品96层低10～20％）。

在NAND获取到更高的I／O接口速度及更多的操作功能的同时，产品开发时间可缩短三个月，生产周期可缩短20％，从而大幅缩短3D NAND产品的上市时间。

应用

长江存储称，已成功将Xtacking技术应用于其第二代3D NAND产品的开发。该产品预计于2019年进入量产，现场给出的最高工艺节点是14nm。